大发推广邀请码

因為專業

所以領先

客服熱線
136-9170-9838
[→] 立即咨詢
關閉 [x]
行業動態 行業動態
行業動態
了解行業動態和技術應用

SiP芯片封裝中2.5D/3DSiP所需的六大互連技術與SiP芯片封裝清洗介紹

合明科技 ?? 1760 Tags:SiP芯片封裝倒裝晶圓級封裝

大发推广邀请码SiP涉及到許多互連情況,例如芯片與芯片、芯片與基板以及基板和PCB之間,互連保證了電信號的傳遞,事關信號傳輸以及封裝整體的穩定性,傳統的封裝互連方法主要是引線鍵合以及微焊點連接隨著對封裝集成度要求的增加,逐漸出現了倒裝、晶圓級封裝、硅通孔等一系列先進封裝互連技術.本節主要介紹2.5D/3DSiP所需的互連技術.

  1. 倒裝連接基于封裝密度的提高以及信號傳輸路徑的考量,倒裝芯片技術在電子封裝中得到了各種應用.與傳統的引線鍵合相反,在倒裝芯片封裝中,硅芯片的有源側面朝下,并通過焊點或凸塊連接到基板,如此以來減小了單個芯片的占地尺寸,并且大大縮短了信號傳輸路徑與引線鍵合相比,倒裝芯片在輸入/輸出密度、電氣性能、尺寸、生產成本和熱性能方面無疑更具優勢.

image.png

大发推广邀请码在技術要求上面,倒裝芯片封裝帶來的主要挑戰是由于焊料凸塊、硅芯片和有機襯底之間的CTE不匹配而導致的熱機械應力積聚,隨著電子設備的持續使用,芯片封裝的互連焊點會經歷熱循環,最終會導致疲勞或電氣故障.這種CTE失配問題有兩種解決思路:焊料成分人手和通過底部填充(Underfill)工藝解決.錫鉛焊料是電子封裝中常用的焊點材料盡管Pb和富含Pb的金具有凸塊焊料最理想的特性之一,但是鑒于環境保護問題,含鉛焊料逐漸被擯棄.目前對于無鉛釬料的研究大多集中于尋找共晶錫鉛合金的替代材料上.目前常用的無鉛焊料為富Sn合金焊料,比較受青睞的有Sn-Ag和Sn-Ag-Cu 系合金.通常,為了改善焊點機械性能和穩定性,心片和基底之間的狹窄間隙填充有UUnderfill流體,Underfill一般是環氧樹脂與熔融二氧化硅填料的均勻混合物,它將重新分配熱機械應力,使其遠離互連,在固化后,填充凸塊陣列間隙的Underfill將化學硬化以形成封裝凸塊的保護層.

大发推广邀请码 2.晶圓級封裝

傳統的封裝發生在晶圓被切片之后,而晶圓級封裝是對晶圓先封裝后切片.晶圓級封裝的優勢是大大減小了封裝的尺寸,使其能夠與裸片尺寸一致,從而達成芯片封裝小型化、輕量化的目標.此外,晶圓級封裝通過重布線層(RDL)將裸片上的接口引出,因此,相較于普通封裝工藝,晶圓級封裝減少了一層基板的使用.晶圓級封裝又可分為扇入型晶圓封裝(Fan-in WLP)和扇出型晶圓封裝(Fan-out WLP)兩種,如圖7所示,二者的區別在于RDL上的I/O數量是否超出裸片面積范圍.對扇人型晶圓級封裝來說,I/O 分布不超過芯片的覆蓋面積,因此,裸片面積占據了封裝面積的 100%.隨著需求的增加,芯片所需的I/O 接口數量增多,扇人型品圓級封裝所能支持的I/O 接口有限,因此,需要 RDL將 I/O擴展到裸片面積以外,這就是扇出型晶圓封裝.


image.png

圖7 扇入型和扇出型晶圓封裝示意圖

2.1 RDL 技術

無論是扇人型還是扇出型晶圓級封裝,RDL技術在其中都是不可或缺的,RDL將IO接口重新排布,并將信號傳遞至焊點(Solder).RDL是在晶圓表面沉積金屬層和絕緣層形成相應的金屬布線圖案,采用高分子薄膜材料和ACu金屬化布線對芯片的I/O焊盤重新布局成面陣分布形式,將其延伸到更為寬松的區域來植錫球.在2.5D封裝的Interposer中RDL也發揮著作用.可以說,在先進封裝中,RDL發揮著很重要的作用。

為了提高焊點的可靠性,對 RDL進行精心的設計是必要的.RDL改進的思路之一是在焊料和硅芯片之間添加一個緩沖層,例如有研究者設計了一種聚合物上焊點結構,如圖8所示.可以看到,RDL上方和下方都有兩個介電層,這將提高互連強度,因為聚合物介電層可以使芯片和PCB之間的應力得到緩沖.此外,RDL提升的另一個思路是RDL與焊點材料配合,共同來提高互連的可靠性

image.png

圖8 聚合物上焊點結構的RDL示意圖

大发推广邀请码2.2扇出型晶圓級封裝

大发推广邀请码扇出型晶圓封裝可以調整RDL來適應大數量接口的需求,并且其封裝尺寸也更小,這些特征有助于封裝結構的熱性能和電性能.扇出型晶圓級封裝的這種特點使其在5G毫米波器件的封裝中廣受關注.

嵌人式品圓BGA(eWLB)是扇出式晶圓級封裝最著名的應用.英飛凌首次報道了扇出晶圓級封裝(Fan-out Wafer-level Package,FOWLP)技術及其eWLB,并提出了天線集成封裝.eWLB 具有扇出型封裝的所有優點,例如小的封裝面積、允許大數量I/O接口、功能性更強等特點.但是對于5G集成天線封裝來說,eWLB只有單面RDL,這限制了天線的設計.設計雙面 RDL的扇出型晶圓封裝是十分必要的.eWLB的提出之始并未受到重視,因為彼時的芯片 I/O數量一般小于500,再布線的線寬線間距也相對較大,且隨著先進封裝技術的發展,扇入型晶圓級封裝已能夠達成需求.但是隨著5G 時代的到來,對封裝的要求進一步提高,扇出型品圓級封裝開始走上舞臺中央.2016年,臺積電在先進封裝技術上近十年的技術沉淀,開發出了集成扇出型(Integrated Fan-Out,InFO)封裝技術,這項技術被蘋果成功應用于蘋果iPhone7系列手機的應用處理器.這之后,蘋果的每一代產品均采用InFO技術.集成扇出型封裝技術的優勢在于可省去載板,綜合成本較傳統的疊層封裝(Package on Package,PoP)降低約 2~3 成以上,節省芯片封裝的成本,并可應用于手機AP或其他RF電源管理 IC等大量應用場景.臺積電的成功將扇出式晶圓級封裝重新帶回人們視野,各大廠商也開始著力布局扇出型封裝.


3.硅通孔(TSV)技術

TSV在垂直封裝堆疊中具有著廣泛應用,它在三維先進封裝的飛快發展中功不可沒.在3D封裝中堆疊芯片之間通過TSV互連,使電信號得以導通,在2.5D封裝中盡管沒有出現芯片堆疊,但是TSV是2.5D 封裝所需的 Interposer 的必要技術.TSV 的誕生讓垂直堆疊多個芯片成為可能,它是通過硅通道垂直穿過組成堆棧的不同芯片或不同層實現不同功能芯片集成的先進封裝技術.TSV主要通過銅等導電物質的填充完成硅通孔的垂直電氣互連,減小信號延遲,降低電容、電感,實現芯片的低功耗、高速通信,增加帶寬和實現器件集成的小型化需求.TSV提供了硅片內部垂直方向的電互連.
按硅基底至TSV中心來分,TSV有3個部分,即介電層、阻擋層和填充物.金屬填充TSV需要介電層以與周圍的Si基底充分電隔離.介電層的工藝要求包括良好的臺階覆蓋率和均勻性、無漏電流、低應力、更高的擊穿電壓等.用于介電層的材料通常是 SiO2,、Si3N4.緊挨著介電層的是阻擋層,以防止Cu原子在需要 400 ℃ 溫度的退火過程中從 Cu TSV擴散.此外,阻擋層充當介電層和Cu層之間的粘附層,用作阻擋層的常見材料是Ti、Ta、TiN 和 TaN.TSV的中心區域則是導電填充物,通常是Cu、多晶硅、W 等導電物質.
image.png
在技術實現方面,TSV形成技術主要有激光鉆孔、Bosch 深度反應離子刻蝕、低溫深度反應離子刻蝕以及各種濕化學刻蝕的方法.在這些方法中,Bosch深度反應離子刻蝕(即博世工藝)是目前應用最多的方法.根據TSV的制造流程,又可將TSV分為先通孔(TSV-first)、中通孔(TSV-middle)以及后通孔(TSV-last).由于每種 TSV 在制造流程中所處的位置不同,其用途以及填充材料也具有顯著差異例如,先通孔是在互補金屬氧化物半導體(CMOS)工藝開始之前形成 TSV,為了在隨后的高溫CMOS工藝中生存下來,多晶硅是通孔填充的導電材料的選擇.中通孔是在CMOS 工藝之后,但在互連層之前形成 TSV,在不需要在高溫CMOS 工藝中生存的情況下,可以使用銅來填充通孔,以利用其電氣性能.但是當銅的 CTE 和高縱橫比孔中的銅孔鍍層中的空隙引起關注時,鎢(W)和鉬(Mo)中通孔填充也是選擇.最后一種是在半導體品圓工藝完成后形成TSV.由于典型的后通 TSV 是大尺寸的,因此,Cu是典型的通徑填充材料.
4.天線封裝的解決方案
近些年來,由于 5G 技術的發展,低時延、高速率大容量萬物互聯等要求對智能手機等5G運用場景提出了很大的挑戰.天線方面,5G 毫米波在傳輸過程中極易損耗,如何減小路徑損耗、如何實現高速率大容量的傳輸以及如何在縮小天線尺寸的同時提高功效等問題亟待解決,傳統的天線采用分離式封裝策略,然而在高頻下,天線和射頻芯片的分離封裝面臨著互連損耗過大和集成密度低的問題,這就導致系統性能下降,難以實現未來通信的大規模系統集成.天線和RF前端器件的共同設計和共同封裝,封裝天線(Antenna in Package,AiP)、片上天線(Antenna on Chip,AoC)等天線的集成封裝方案被廣泛認為是毫米波及以上波段通信系統的可行解決方案.

5.封裝天線(AiP)

大发推广邀请码AiP技術是將一元或多元天線集成到封裝內部天線技術,其典型方案是采用集成電路封裝工藝AiP 依靠 3D 封裝技術,大大縮短了饋線長度,從而降低了互連損耗,提高了系統電源效率.AiP的優點在于它在單獨的基板上實現,獨立于RF芯片,且該基板可以專門用于輻射元件及其饋線,也可以充當收發器組件和異構集成的封裝.

總的來看,AiP有兩種結構:一種是倒裝芯片結構,一種是嵌入式芯片結構.倒裝芯片結構中,芯片采用倒裝技術被與基板一側連接,而天線陣列被布置在基板的另一側.嵌入式芯片結構中,芯片嵌入基板內部,而天線陣列被布置在基板一層.由此可見,AiP 技術的關鍵在于先進封裝互連技術與基板材料的選擇這兩方面內容已在上文中闡述,在此不再贅述.

大发推广邀请码目前,AiP正被廣泛應用于毫米波器件,被認為是未來毫米波天線封裝的最佳解決方案.Gu等人在基站用有機層壓基板的AiP方面取得了開創性進展他們設計了一個包括64個陣列嵌入式天線的芯片AiP.天線陣列在Tx模式和±40°掃描范圍下,等效全向輻射功率(EIRP)超過50dBm.在產業化應用方面目前一些企業,包括IBM、Intel、Samsung等均已開始將 AiP 作為其產品的天線封裝方案.

6.片上天線(AoC)

片上天線是采用片上金屬化連線工藝集成制作的天線.AoC 技術與 AiP技術最根本的區別在于,芯片上天線沒有與射頻電路(RF)封裝在一起,所以射頻電路不存在任何形式的互聯,天線自己的功能結構基于單個模塊上.其次,與 AiP相比,AoC 更小,只有幾平方毫米.然而,AoC的缺陷在于,對于硅基AoC 而言,襯底的高介電常數圖片大发推广邀请码和低電阻率嚴重降低了匹配帶寬和輻射效率.

有研究者提出了一種亞太赫茲應用的硅基高增益AoC技術,高增益是通過使用孔徑饋送機構激勵天線來實現的.對天線的測試結果表明,所提出的片上天線在0.290~0.316THz范圍內的反射系數小于-10dB,最高增益和輻射效率分別為11.71dBi和70.8%.由于 AoC 技術難度上的問題,目前 AoC是天線封裝研究較少的一個方向.基于此,有學者提出并演示了一種基于聚酰亞胺層的片上天線,該天線工作在 0.600~0.622THz的太赫茲區域的高頻帶上.有研究人員指出,在100GHz~1THz的頻率下,AoC將是天線封裝的一個有吸引力的選擇方案.以此來看,對于適用于未來更高頻段的毫米波AoC技術的成熟化,仍任重道遠.

7.SiP芯片封裝清洗:

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

大发推广邀请码水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要,一旦選定,就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

大发推广邀请码污染物有多種,可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣,通電后發生電化學遷移,形成樹枝狀結構體,造成低電阻通路,破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層,在PCB板表層下生長枝晶。除了離子型和非離子型污染物,還有粒狀污染物,例如焊料球、焊料槽內的浮點、灰塵、塵埃等,這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物,到底哪些才是最備受關注的呢?助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中,它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分,焊后必然存在熱改性生成物,這些物質在所有污染物中的占據主導,從產品失效情況來而言,焊后殘余物是影響產品質量最主要的影響因素,離子型殘留物易引起電遷移使絕緣電阻下降,松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大,嚴重者導致開路失效,因此焊后必須進行嚴格的清洗,才能保障電路板的質量。

合明科技運用自身原創的產品技術,滿足芯片封裝工藝制程清洗的高難度技術要求,打破國外廠商在行業中的壟斷地位,為芯片封裝材料全面國產自主提供強有力的支持。

推薦使用合明科技水基清洗劑產品。


[圖標] 聯系我們
[↑]
申請
[x]
*
*
標有 * 的為必填